

学年	2	科目 分類	計算機アーキテクチャ 基礎 Computer Architecture	講義 必修	通年 2単位	学習教育目 標	担当	宮下 真信
学科(1年は 1年)	S					3		MIYASHIYA Masanobu
概 要	前期は、コンピュータハードウェアの基礎となるブール代数について講義し、静的/動的な論理回路について講義する。後期は、マイクロプロセッサの動作原理、ならびにプロセッサとバスシステム、メモリシステムの関係について講義する。							
科目目標 (到達目標)	論理の真理値表が与えられたとき、論理式を求めて論理回路を設計できること。コンピュータの動作原理、周辺装置の仕組みを理解することを目標とする。							
教科書 器材等	講義資料をダウンロードして出席すること							
評価の基準と 方法	定期試験100% (ただし、受講態度が悪いときは原点をする)							
関連科目	プログラミング演習I							
授業計画								
	参観	(授業は原則として教員が自由に参加できますが、参観欄に×印がある回は参観できません。)						
第1回		コンピュータ入門 (歴史, 原理)						
第2回		数の表現						
第3回		論理代数						
第4回		論理式の簡単化 (カルノー図, 回路図の変換)						
第5回		組合せ論理回路 (基本回路, 加算回路, ゲート回路)						
第6回		組合せ論理回路 (デコーダ, マルチプレクサ, セレクタ)						
第7回		演習問題						
第8回	×	前期中間試験						
第9回		中間試験の解説						
第10回		順序回路 (状態遷移図, 状態遷移表, 状態割当て)						
第11回		順序回路 (順序回路の簡単化, 順序回路の実現方法)						
第12回		フリップフロップの基礎						
第13回		フリップフロップの種類						
第14回		カウンタとシフトレジスタ						
第15回		コンピュータの構成						
第16回	×	前期末試験						
第17回		前期末試験の解説						
第18回		C言語とアセンブラ言語MIPS						
第19回		配列の実現、四則演算の実現						
第20回		ループの実現、条件分岐の実現						
第21回		プロセッサによるアセンブラ言語の実現方法						
第22回		命令フェッチ過程、命令デコード過程						
第23回		レジスタアクセス過程、演算過程、データ書き込み過程						
第24回		シングル方式のマイクロプロセッサ						
第25回	×	後期中間試験						
第26回		後期中間試験の解説						
第27回		シングルクロック方式のプロセッサのまとめ						
第28回		シングル方式とパイプライン方式のプロセッサ						
第29回		パイプライン方式のプロセッサの動作原理						
第30回		メモリの階層構造						
第31回		データバスとデータ転送方式						
第32回		コンピュータシステムの構成に関するまとめ						
第33回	×	学年末試験						
第34回		学年末試験の解説						
オフィスアワー	金曜16:30-17:00							
授業アンケート への対応								
備 考								
更新履歴	2013. 3. 22新規							